摘要：報道了在60μm厚、摻雜濃度1.3×10^15 cm^-3的外延層上制備4H-SiC功率DMOSFET器件的研究結果。器件擊穿電壓大于6.5 kV,導通電流大于5 A,相對于之前的報道結果,器件導通能力提升了25倍。器件采用由55根環組成的,450μm寬的浮空場限環作為器件終端結構。通過1 250°C熱氧化工藝和NO退火技術,完成器件柵介質層制備。通過橫向MOSFET測試圖形,提取器件峰值有效溝道遷移率為23 cm^2/(V·s)。器件有源區面積為0.09 cm^2,在柵極電壓20 V、室溫下,器件比導通電阻為50 mΩ·cm^2。在漏極電壓6.5 kV時,器件漏電流為6.0μA,對應器件漏電流密度為30μA·cm^-2。基于此設計結構,通過設計實驗,提取了SiC DMOSFET器件中電阻比例組成。