摘要：脈動陣列結構規整、吞吐量大,適合矩陣乘算法,廣泛用于設計高性能卷積、矩陣乘加速結構。在深亞微米工藝下,通過增大陣列規模來提升芯片計算性能,會導致頻率下降、功耗劇增等問題。因此,結合3D集成電路技術,提出了一種將平面脈動陣列結構映射到3D集成電路上的雙精度浮點矩陣乘加速結構3D-MMA。首先,設計了針對該結構的分塊映射調度算法,提升矩陣乘計算效率;其次,提出了基于3D-MMA的加速系統,構建了3D-MMA的性能模型,并對其設計空間進行探索;最后,評估了該結構實現代價,并同已有先進加速器進行對比分析。實驗結果表明,訪存帶寬為160 GB/s時,采用4層16×16脈動陣列的堆疊結構時,3D-MMA計算峰值性能達3 TFLOPS,效率達99%,且實現代價小于二維實現。在相同工藝下,同線性陣列加速器及K40 GPU相比,3D-MMA的性能是后者的1.36及1.92倍,而面積遠小于后者。探索了3D集成電路在高性能矩陣乘加速器設計中的優勢,對未來進一步提升高性能計算平臺性能具有一定的參考價值。