摘要：設(shè)計(jì)了一種12位1 MS/s單端結(jié)構(gòu)的自校準(zhǔn)逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)。采用串聯(lián)三段式7位校準(zhǔn)DAC陣列結(jié)構(gòu)來(lái)校準(zhǔn)高6位誤差電壓,減小了面積,擴(kuò)大了校準(zhǔn)范圍。將校準(zhǔn)DAC的初始態(tài)接為中間態(tài),簡(jiǎn)化了校準(zhǔn)邏輯控制過(guò)程。采用'雙寄存器'預(yù)判的方式,提高了回補(bǔ)校準(zhǔn)碼的效率。在電源電壓為3.3 V、轉(zhuǎn)換速率為1 MS/s的條件下,進(jìn)行了仿真驗(yàn)證。結(jié)果表明,該SAR ADC校準(zhǔn)后,SNDR從校準(zhǔn)前的49.2 dB提升到71 dB,DNL、INL分別從校準(zhǔn)前的-1 LSB/+21.250 LSB、-17.398 LSB/+10.152 LSB減小到-0.25 LSB/+0.5 LSB、-1.048 LSB/+0.792 LSB。